首页> 外文OA文献 >Performance and area scaling benefits of FD-SOI technology for 6-T SRAM cells at the 22nm node

【2h】

Performance and area scaling benefits of FD-SOI technology for 6-T SRAM cells at the 22nm node

机译：FD-SOI技术在22nm节点上用于6-T SRAM单元的性能和面积扩展优势

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Changhwan Shin; Student Member; Min Hee Cho; Yasumasa Tsukamoto; Bich-yen Nguyen; Carlos Mazuré; Borivoje Nikolić; Senior Member; Tsu-jae King Liu;
展开▼
作者单位

展开▼
年度 2010
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Performance and Area Scaling Benefits of FD-SOI Technology for 6-T SRAM Cells at the 22-nm Node [J] . Electron Devices, IEEE Transactions on . 2010,第6期

机译：FD-SOI技术在22-nm节点上为6-T SRAM单元带来的性能和面积扩展优势
2. Performance and Yield Benefits of Quasi-Planar Bulk CMOS Technology for 6-T SRAM at the 22-nm Node [J] . Shin C., Damrongplasit N., Sun X., Electron Devices, IEEE Transactions on . 2011,第7期

机译：在22nm节点上使用6T SRAM的准平面体CMOS技术的性能和良率优势
3. 0.5-V 25-nm 6-T Cell with Boosted Word Voltage for 1-Gb SRAMs [J] . Akira KOTABE, Kiyoo ITOH, Honorary Member, IEICE Transactions on Electronics . 2012,第4期

机译：具有升压字电压的0.5V 25nm 6-T单元，用于1-Gb SRAM
4. EUV lithography implementation on contact and metal interconnect level of a 22nm node 0.099μm~2 6-T SRAM cell - (PPT) [C] . A. -M. Goethals, F. van Roev, B. Baudemprez, International Symposium on Extreme Ultraviolet Lithography . 2011

机译：EUV光刻实现在22nm节点0.099μm〜2 6-t sram细胞的22nm节点的接触和金属互连水平上的实现 - （PPT）
5. Survey of Different SRAM Variations in 22nm Process Node [D] . Petros, Peter. 2018

机译：22nm过程节点中不同SRAM变化的调查
6. An Algorithm for Digital Medicine Testing: A NODE.Health Perspective Intended to Help Emerging Technology Companies and Healthcare Systems Navigate the Trial and Testing Period prior to Full-Scale Adoption [O] . Amy R. Sheon, Brian Van Winkle, Yauheni Solad, 2018

机译：数字医学测试算法：NODE.Health观点旨在帮助新兴技术公司和医疗保健系统在全面采用之前先行试用和测试阶段
7. 6-T SRAM cell design with nanoscale double-gate SOI MOSFETs: impact of source/drain engineering and circuit topology [O] . Abhinav Kranti, G Alastair Armstrong 2008

机译：具有纳米级双门SOI MOSFET的6-T SRAM单元设计：源/排水工程和电路拓扑的影响

Performance and area scaling benefits of FD-SOI technology for 6-T SRAM cells at the 22nm node

著录项

引文网络

相似文献

相关主题

期刊订阅